Курсовая на тему Матричная обработка информации. Общие принципы построения и функционирования матричных архитектур

Содержание


ВВЕДЕНИЕ 3
ВВЕДЕНИЕ 3
1. КАНОНИЧЕСКАЯ ФУНКЦИОНАЛЬНАЯ СТРУКТУРА МАТРИЧНОГО ПРОЦЕССОРА НА ПРИМЕРЕ СИСТЕМЫ SOLOMON 5
2. СИСТЕМА ILLIAC IV 8
2.1. Функциональная структура системы ILLIAC IV 8
2.2. Программное обеспечение системы ILLIAC IV 12
2.3. Применение системы ILLIAC IV 15
3. СИСТЕМА DAP 18
4. СЕМЕЙСТВО СИСТЕМ CONNECTION MACHINE 22
4.1. Элементарные процессоры системы СМ 25
4.2. Сеть межпроцессорных связей системы СМ 27
4.3. Модель виртуальной машины системы СМ 29
4.4. Программное обеспечение системы СМ 30
4.5. Модели семейства Connection Machine 31
5. АНАЛИЗ МАТРИЧНЫХ ВЫЧИСЛИТЕЛЬНЫХ СИСТЕМ 36
ЗАКЛЮЧЕНИЕ 40
СПИСОК ИСПОЛЬЗУЕМОЙ ЛИТЕРАТУРЫ 42
Введение

Существующие в настоящее время алгоритмы прикладных задач, системное программное обеспечение и аппаратные средства преимущественно ориентированы на традиционную адресную обработку данных. Данные должны быть представлены в виде ограниченного количества форматов (например, массивы, списки, записи), должна быть явно создана структура связей между элементами данных посредством указателей на адреса элементов памяти, при обработке этих данных должна быть выполнена совокупность операций, обеспечивающих доступ к данным по указателям. Такой подход обуславливает громоздкость операционных систем и систем программирования, а также служит препятствием к созданию вычислительных средств с архитектурой, ориентированной на более эффективное использование параллелизма обработки данных.
Наиболее распространенными из систем класса один поток команд – множество потоков данных (SIMD) являются матричные системы, которые лучше всего приспособлены для решения задач, характеризующихся параллелизмом независимых объектов или данных. Организация систем подобного типа, на первый взгляд, достаточно проста. Они имеют общее управляющее устройство, генерирующее поток команд и большое число процессорных элементов, работающих параллельно и обрабатывающих каждая свой поток данных. Таким образом, производительность системы оказывается равной сумме производительностей всех процессорных элементов. Однако на практике чтобы обеспечить достаточную эффективность системы при решении широкого круга задач, необходимо организовать связи между процессорными элементами с тем, чтобы наиболее полно загрузить их работой. Именно характер связей между процессорными элементами и определяет разные свойства системы.
Матричные вычислительные системы (ВС) обладают более широкими архитектурными возможностями, чем конвейерные ВС: их каноническая архитектура относится к типу SIMD. Матричные ВС – это системы с массовым параллелизмом (Massively Parallel Computer Systems), следовательно, они не имеют принципиальных ограничений в наращивании своей производительности. Матричные ВС предназначаются для решения сложных задач, связанных с выполнением операций над векторами, матрицами и массивами данных (Data Arrays).
Работы по созданию матричных систем были начаты в 60-х годах 20 столетия, первые высокопроизводительные реализации ВС появились в 1970-х годах.
В работе рассмотрим каноническую структуру матричного процессора и первые промышленные матричные ВС, осветим текущее состояние в указанной области и дадим анализ архитектуры матричных систем.
1. Каноническая функциональная структура матричного процессора на примере системы SOLOMON

Матричный или векторный процессор (Array Processor) представляет собой «матрицу» связанных идентичных элементарных процессоров, управляемых одним потоком команд. Элементарный процессор (ЭП) включает в себя как арифметико-логическое устройство и память, так и локальный коммутатор. Сеть связей между ЭП (точнее, локальными коммутаторами) позволяет осуществлять обмен данными между любыми процессорами. Поток команд поступает на матрицу ЭП от единого устройства управления (SIMD-архитектура, в каноническом виде).
Первой матричной ВС была система SOLOMON (Simultaneous Operation Linked Ordinal MOdular Network). Эта ВС была разработана в Иллинойском университете (University of Illinois) США под руководством Даниеля Л. Слотника (Daniel L. Slotnick).
Планировалось, что система SOLOMON будет иметь матрицу из 3232 элементарных процессоров, способную выполнять операции над словами с переменной разрядностью, от 1 до 128 разрядов. Каждый ЭП должен был иметь в своем составе арифметико-логическое устройство с последовательной поразрядной обработкой и память емкостью 16 К бит. Все ЭП в данный момент времени могли выполнять только одну и ту же операцию над числами, хранящимися в их ячейках памяти (с одними и теми же адресами). При этом каждый ЭП мог находиться либо в активном состоянии и выполнять команды, поступающие из устройства управления, либо в пассивном состоянии и не реагировать на эти команды. В каждый момент все активные процессорные элементы выполняют одну и ту же операцию над данными, хранящимися в собственной памяти и имеющими один и тот же адрес.
Идея многомодальности заключается в том, что в каждом процессорном элементе имеется специальный регистр на 4 состояния – регистр моды. Мода (модальность) заносится в этот регистр от устройства управления. При выполнении последовательности команд модальность передается в коде операции и сравнивается с содержимым регистра моды. Если есть совпадения, то операция выполняется. В других случаях процессорный элемент не выполняет операцию, но может, в зависимости от кода, пересылать свои операнды соседнему процессорному элементу. Такой механизм позволяет выделить строку или столбец процессорных элементов, что очень полезно при операциях над матрицами. Взаимодействуют процессорные элементы с периферийным оборудованием через внешний процессор.
В качестве устройства управления в системе SOLOMON могла служить серийно выпускаемая ЭВМ. Эта машина должна была иметь память для хранения программ и осуществлять связь с внешними устройствами.
Работы по проекту SOLOMON велись с 1962 г., однако этот проект промышленного воплощения не нашел; в 1963 г. был создан лишь макет ВС размером 33 элементарных процессора. Позднее была построена конфигурация ВС размером 10 на 10 ЭП в фирме Westinghouse Electric Corporation.
Уместно заметить, что публикация о проекте SOLOMON появилась примерно через шесть месяцев после первой печатной работы по однородным вычислительным системам, изданной в Сибирском отделении АН СССР; вариант ILLIAC IV реализован через шесть лет после создания советской системы «Минск-222».
В начале 80-х годов в СССР была создана система ПС-2000, которая также является матричной. Основой этой системы является мультипроцессор ПС-2000, состоящий из решающего поля и устройства управления мультипроцессором. Решающее поле строится из одного, двух, четырех или восьми устройств обработки, в каждом из которых 8 процессорных элементов. Мультипроцессор из 64 процессорных элементов обеспечивает быстродействие 200 млн. операций в секунду на коротких операциях.
2. Система ILLIAC IV

Дальнейшим развитием матричных процессоров стала система ILLIАC IV, разработанная фирмой BURROUGHS. Первоначально система должна была включать в себя 256 процессорных элементов, разбитых на группы, каждый из которых должен управляться специальным процессором. Однако по различным причинам была создана система, содержащая одну группу процессорных элементов и управляющий процессор. Если в начале предполагалось достичь быстродействия 1 млрд. операций в секунду, то реальная система работала с быстродействием 200 млн. операций в секунду. Эта система в течение ряда лет считалась одной из самых высокопроизводительных в мире.
Работы по созданию ILLIAC IV выполнялись под руководством Д. Л. Слотника и были начаты в 1966 г. в Иллинойском университете. Монтаж системы был закончен в мае 1972 г. в лаборатории фирмы BURROUGHS (Паоли, штат Панама), а установка для эксплуатации осуществлена в октябре 1972 г. в Научно-исследовательском центре НАСА им. Эймса (NASA’s Ames Research Center, штат Калифорния).
Система ILLIAC IV была включена в вычислительную сеть ARPA (Advanced Research Projects Agency – управление перспективных исследований и разработок Министерства обороны США) и успешно эксплуатировалось до 1981 г.

2.1. Функциональная структура системы ILLIAC IV

Матричная вычислительная система ILLIAC IV должна была состоять из 4 квадрантов, подсистемы ввода-вывода информации, ведущей ВС B 6700 (или B 6500), дисковой памяти (ДП) и архивной памяти (АП). В реализованном варианте ILLIAC IV содержался только один квадрант. При этом ILLIAC IV оставалась самой быстродействующей вычислительной системой вплоть до 80-х годов 20 столетия.
Квадрант – матричный процессор, включавший в себя устройство управления и 64 элементарных процессора. Устройство управления представляло собой специализированную ЭВМ, которая использовалась для выполнения операций над скалярами и формировала поток команд на матрицу ЭП. Элементарные процессоры матрицы регулярным образом были связаны друг с другом. Структура квадранта системы ILLIAC IV представлялась двумерной решеткой, в которой граничные ЭП были связаны по канонической схеме. Позднее подобные структуры стали называться графами и еще позже, в 90-х годах 20 века – циркулянтными графами. Итак, структура квадранта ВС ILLIAC IV есть граф вида: {64; 1,8}. Следовательно, в этой структуре например, ЭП с номером 0 был связан с ЭП, имевшими номера 1, 8, 56, 63.
Матрица из 64 ЭП предназначалась для выполнения операций над векторами. Все 64 ЭП работали синхронно и единообразно. Допускалось одновременное выполнение скалярных и векторных операций. Итак, в ILLIAC IV была заложена возможность параллельной работы не только ЭП в матрице, но и устройства управления и матрицы в целом.
В системе ILLIAC IV использовалось слово длиной 64 двоичных разряда. Числа могли представляться в следующих форматах: 64 или 32 разряда с плавающей запятой, или 48, или 24, или 8 разрядов с фиксированной запятой. При использовании 64-, 32– и 8-разрядных форматов матрица из 64 ЭП была способна обрабатывать векторы операндов, состоявшие из 64, 128 и 512 компонентов.
Каждый ЭП имел накапливающий сумматор, регистр второго операнда, регистр передаваемой информации (из данного ЭП в соседний ЭП), регистр, использовавшийся как временная память, регистр модификации адресного поля команды, регистр состояния данного ЭП. Элементарный процессор мог находиться в одном из двух состояний – активном или пассивном. В первом состоянии ему разрешалось, а во втором запрещалось выполнять команды, поступавшие из устр